Micro Clock MKII メーカーデモ使用品

筐体であるベーシックながら堅牢な3x4インチのシャーシは、最適なRFシールドを提供。ライトや周波数ディスプレイなど目を引く派手さは一切ありませんが、その理由はこういった装飾は信号に影響を与えるノイズの原因となるためです。シンプルで小さなブラックボックスは、このレベルのパフォーマンスではあり得ない魅力的なプライスで素晴らしい仕事を提供します。

44.1kHz〜最大192kHzで6つの出力周波数から選択でき、出力レベルは約5V（peak-to-peak）。クリスタル・オシレーターのジッターは約1ピコ秒RMSで、出力でも10ピコ秒RMSを下回ります。どちらの値も、デルタシグマ平均化法を使用して取得されています。Micro Clock MkIIは、75Ω BNCワード・クロック入力の最新型デジタル・デバイスすべてに準拠しています。

Micro Clock MkIIを発表した当時、外部クロッキングに対してこれほどまでの要望と議論が起こるとは予想だにしていませんでした。なかには、これを根拠のないもの、現代の「裸の大様」だと主張する人もいます。そのような主張の背景にある論理とは、外部クロッキングされるデバイスは受信するクロック信号をそのフェーズロック・ループでフィルターするので、優秀なクロックに関連するあらゆる利点を除外してしまう、と言うものです。さらに、入力される信号の受信と同相の新規信号の作成により、いくらかのジッターが負荷されます。

この理論の最大の問題は、問題となるPLLフィルターについてまったく知識がなく、すべては完全に仮定でしかないという点です。プロ・オーディオ分野におけるPLLの多くは指定の帯域幅外である不要な信号を除去するデザインとなっていますが、信号の周波数帯域内の不要な倍音を除去するような構成のものもあります。この両方を同時に行うPPLは非常にまれです。Micro Clock MkIIでは、不要な帯域内外成分は非常に僅かです（デルタシグマ平均を使用して10ピコ秒未満）。しかし、残しておきたい、倍音に関連する帯域内スペクトル成分は平均的な内部クロックに比べて豊富です。どのPLLフィルターも、これらの望ましい倍音を削除するようデザインされているわけではないのですが、不要な成分の削除に忙しいだけなのです。

つまり、Micro Clock MkIIは、サウンドに効果が反映されるほど変換プロセスを向上させるのみならず、現在市場に出回っている外部クロックと同等またはそれを上回る機能をロープライスで提供します。

製品仕様